|
Mr.
康春雷 michael
verisilicon IC designer
中国上海浦东新区
|
半导体
职业专长
Over 5 years ASIC/SOC design experience focused on consumer product. Familiar with ARM, ZSP, MIPS related core and Stack based (for Java) CPU, like LightFoot. Experienced in Verilog, Cshell, Tcl/Tk, Perl, C/C++. Skillful in front-end including writing Spec, Coding, verification, synthesis, static timing analysis. Familiar with Common EDA tools such as VCS, Modelsim, NCverilog, Vera, DC-compiler, PrimeTimer, Debussy,…
职业概述
2005-Now Verisilicon IC design engineer 2004-2005 Shera System architecture engineer 2001-2004 innosis Sr Soc design engineer
50词
半导体,中国,上海,浦东新区,verisilicon,IC designer,华东理工
IC designer
Sr ASIC Design Enginner
华东理工 nano-material,MS
1998年09月 - 2001年07月 (2年10个月)
哈尔滨工业大学 工业外贸,BS
1995年07月 - 1998年07月 (3年)
哈尔滨工业大学 mterial science,BS
1994年09月 - 1998年07月 (3年10个月)
想寻找：
愿意收到：
联络康春雷：
|
康春雷的人际网络
|
||||||||||||||||||||||||||||
查看康春雷的完整档案，连接其私人网络
